შეწირულობა 15 სექტემბერს 2024 – 1 ოქტომბერს 2024
თანხის შეგროვების შესახებ
წიგნების ძებნა
წიგნები
შეწირულობა:
53.5% ამოწურულია
შესვლა
შესვლა
ავტორიზებულ მომხმარებლებს აქვთ წვდომა:
პერსონალური რეკომენდაციები
Telegram ბოტი
ჩამოტვირთვის ისტორია
გაგზავნეთ Email-ზე ან Kindle-ზე
კრებულების მართვა
შენახვა რჩეულებში
პირადი
წიგნის მოთხოვნა
შესწავლა
Z-Recommend
წიგნების სარჩევი
ყველაზე პოპულარული
კატეგორია
მონაწილეობა
დახმარება
ატვირთვები
Litera Library
ქაღალდის წიგნების შეწირვა
ქაღალდის წიგნების დამატება
Search paper books
ჩემი LITERA Point
საკვანძო სიტყვების ძებნა
Main
საკვანძო სიტყვების ძებნა
search
1
Hardware virtualization on a coarse-grained reconfigurable processor
Shaker
Christian Plessl
architecture
reconfigurable
context
execution
partitioning
rpu
temporal
zippy
implementation
configuration
virtualization
circuit
placement
routing
simulation
cycle
array
architectures
processor
output
processing
input
resource
systems
embedded
coprocessor
registers
grained
sequencer
specification
core
memory
tools
netlist
partition
configurations
tasks
approach
circuits
constraints
simplescalar
coarse
instruction
simulator
vhdl
virtualized
method
contexts
computing
operators
წელი:
2006
ენა:
english
ფაილი:
PDF, 2.45 MB
თქვენი თეგები:
0
/
0
english, 2006
2
Evolving the Ultimate Processor
Antonovic.
cache
processor
caches
consumption
parameters
optimization
cacti
simplescalar
branch
predictor
configuration
figure
generation
javapisa
pisa
parameter
thesis
realization
ssp
mutation
criteria
implementation
values
instruction
java
random
enc
presented
unified
created
ports
variator
adpcm
frag
processors
rijndael
element
helloworld
population
predictors
simwattch
btb
core
evolutionary
athlon
method
possibility
tools
64k
algorithm
ენა:
english
ფაილი:
PDF, 4.58 MB
თქვენი თეგები:
0
/
0
english
3
Power-Aware Computer Systems: First International Workshop,PACS 2000 Cambridge, MA, USA, November 12, 2000 Revised Papers
Springer-Verlag Berlin Heidelberg
Flavius Gruian (auth.)
,
Babak Falsafi
,
T. N. Vijaykumar (eds.)
cache
memory
queue
issue
processor
models
cycle
voltage
decay
dynamic
instruction
consumption
figure
scheduling
execution
clock
task
reduce
fpu
simulator
wattch
architecture
floating
speed
step
processors
techniques
average
cycles
systems
active
integer
savings
prediction
simulation
adaptive
leakage
scaling
supply
pipeline
reduction
approach
caches
rate
dissipation
analysis
shading
activity
frequency
resources
წელი:
2001
ენა:
english
ფაილი:
PDF, 1.89 MB
თქვენი თეგები:
0
/
0
english, 2001
4
Power-Aware Computer Systems: First International Workshop,PACS 2000 Cambridge, MA, USA, November 12, 2000 Revised Papers
Springer-Verlag Berlin Heidelberg
Flavius Gruian (auth.)
,
Babak Falsafi
,
T. N. Vijaykumar (eds.)
cache
memory
queue
issue
processor
models
cycle
voltage
decay
dynamic
instruction
consumption
figure
scheduling
execution
clock
task
reduce
fpu
simulator
wattch
architecture
floating
speed
step
processors
techniques
average
cycles
systems
active
integer
savings
prediction
simulation
adaptive
leakage
scaling
supply
pipeline
reduction
approach
caches
rate
dissipation
analysis
shading
activity
frequency
resources
წელი:
2001
ენა:
english
ფაილი:
PDF, 1.34 MB
თქვენი თეგები:
0
/
0
english, 2001
1
მიჰყევით
ამ ბმულს
ან Telegram-ში მოძებნეთ „@BotFather“ ბოტი
2
გაგზავნეთ ბრძანება /newbot
3
შეიყვანეთ თქვენი ბოტის სახელი
4
შეიყვანეთ მომხმარებლის სახელი ბოტისთვის
5
დააკოპირეთ BotFather-ისგან ბოლო შეტყობინება და ჩასვით აქ
×
×